研究紹介（2026年度版）
| 教育および研究方針 |
|---|
高井研究室では次のような学生の育成を目標にしています。
|
| キーワードは「アナログ」 |
|---|
|
携帯電話、TV、カメラなどはアナログ方式からディジタル方式へ移行し、高機能を実現できました。
世の中はアナログからディジタルへという流れがあります。
これはアナログは古い技術でディジタルが新しい技術であることを意味しているのでしょうか？ この疑問に答えるには「方式」という言葉が鍵になります。 つまり、記録や通信の規格がアナログ方式からディジタル方式に移行したことを意味しています。 しかし、我々が扱っているのは「方式」ではなく「回路」です。 アナログ回路です。 世の中にある全ての信号（音楽、声、温度、光などの強弱）はアナログ信号です。 身の回りの信号を処理するためにはアナログ回路が必要なのです。 また、回路レベルで考えるとディジタル信号もアナログ信号の１つと考えられます。 ディジタル信号処理もアナログ回路が支えているのです。 つまり、アナログ回路は常に最新であることが求められているのです。 |
| アナログ回路設計の難しさ |
|---|
|
| 研究内容 |
|---|
| アナログ集積回路の自動設計 |
|---|
現在の電子機器設計は、集積回路設計の専門家が「少品種大量生産」の製品設計をしてきました。
しかし、これから来る「超スマート社会」に対応し、社会にイノベーションを起こすためには、多種多様な異分野の非集積回路設計の専門家がアイデアで勝負する「多品種少量生産」の時代へと変革する必要があります。
そのためには集積回路設計の専門家でなくても集積回路を設計できる環境が不可欠です。以上の社会の要求に対して、研究室では実現が困難と言われているアナログ集積回路の計算機による自動設計実現のために、 有能なアナログ集積回路設計者の匠の技を学習し、進化させることで、今まで人間では設計できなかったアナログ集積回路の設計を目指しています。 |
| アナログ集積回路の設計フロー |
アナログ集積回路の設計フローは右図のようになっています。
アナログ回路の設計フローでは、システムレベルからデバイスレベルに至るまで、さまざまな抽象化レベルで設計します。
抽象化レベルはシステムレベルで最も高く、デバイスレベルに向かうにつれて具体的になっていきます。
我々の研究室では「回路レベル」を対象にしています。
「回路レベル」でのアナログ回路設計フローは大きく分けて
|
| ニューラルネットワーク |
ニューラルネットワークは人間の脳を数理モデルで表現したアルゴリズムです。
ニューラルネットワークで最も有名な応用例が分類です。
ニューラルネットワークを回路の分類に用いる研究です。
入力に回路特性、出力に回路トポロジーとしたニューラルネットワークを学習させます。
このようなニューラルネットワークを組むと、学習済みモデルに欲しい特性を入力すると、特性を満たす回路トポロジーを得られます。
この手法は特許第7529289号として登録されています。もう一つのニューラルネットワークの有名な応用例が Regression です。 ニューラルネットワークに回路特性（入力）と回路パラメータ（出力）の関係を学習させます。 学習済みモデルに欲しい特性を入力すると、必要な回路パラメータ（素子値）を出力してくれます。 この手法も特許第7247447号として登録されています。 |
| 深層強化学習 |
深層強化学習はゲームAIで用いられたことで注目されました。
成功したら報酬を与え、失敗したら報酬が得られない（または罰を与える）という試行錯誤を繰り返す学習をモデル化したアルゴリズムです。
内部でニューラルネットワークを用いたことでアルゴリズムが飛躍的に進化しましたが、回路設計に応用するにはサンプル効率が悪いという問題がありました。
さらに、回路構造が変わったり、使用するプロセスが変わると最初からやり直さなければなりませんでした。
2020年にGraph Neural Network（GNN）を用いて回路構造の特徴を踏まえて学習する方法がMITから発表されましたが、依然としてサンプル効率は悪いままでした。
2021年にインテル他が回路設計におけるサンプル効率改善の手法（DNN-Opt）を提案しましたが、回路構造の特徴まで学習できませんでした。
我々は2024年にこれらのアルゴリズムを縫合した手法 GNN-Opt を提案し、EDA分野でのトップカンファレンスで発表しました。
この内容をまとめた論文は2025年9月に最も参照された論文となりました。
|
| ベイズ最適化 |
ベイズ最適化は古くからあるアルゴリズムでサンプル効率が良く、試行回数が少なくても賢く次の実験点を選んで最適解に近づく方法です。
ベイズ最適化は「次元の呪い」という、対象とするパラメータ数が20を超えると急激に性能が落ちる問題がありましたが、近年この点が改良され再注目されました。
研究室では回路パラメータの決定に TuRBO というアルゴリズムを用いました。
仕様を満たす41の回路パラメータ（素子値）を探索できることを確認し、TuRBOが回路設計にも適用できることを示しました。
TuRBOは並列計算ができるため、8並列で実行するとさらに高速にパラメータを探索できました。
この研究の一部は2025年にISPACSという国際学会で Best Student Award を受賞しました。
図の出典：M. G. Duque, et.al, "A survey and benchmark of high-dimensional Bayesian optimization of discrete sequences" 2024 |
| 説明可能AI |
| 機械学習を用いた集積回路の素子値決定の問題点は、結果の理由（なぜその素子値が選ばれたのか）が分からず、設計者が使いにく（採用しにくい）点でした。 そこで、機械学習の結果の可視化を目的として、説明可能AI (eXplainable AI: XAI) を利用して、設計者が安心して実行結果を使えるようにします。 この研究の一部は2025年に電気学会より奨励賞を受賞しました。 |
| PVTを考慮した設計 |
集積回路を製造した場合、プロセスばらつきという製造誤差の影響を受けて、回路が動作しないことがある。
また、実際に動作させた場合、温度の変化や電源電圧の変動の影響を受け、同様に回路が動作しないことがある。
このようなプロセス（Process)、電圧（Voltage）、温度（Temperature)によるばらつきをPVTばらつきといい、設計段階で考慮しないと製造しても動作しない回路になってしまう。
今までの自動設計ではこれらを考慮したものがなく、実際に動作するか保証できなかった。
この問題を解決する方法として、ベイジアンニューラルネットワークを用いる。
通常のニューラルネットワークの結合係数は一意の数字なので、出力も一意の数字になる。
それに対し、ベイジアンニューラルネットワークの結合係数は分布を持っているため、適切に学習すると分布（つまりばらつき）を学習できる。
この方法のもう一つの利点は、分布だけではなく集積回路のテクノロジー間での情報の転移（プロセスポータビリティ）も可能となる。
この研究は2024年に学会で３つの賞を受賞しています。
|
| アナロググルを目指して（アナログ集積回路の自動合成） |
|---|
| アナログ集積回路設計者の中には、アナログ・グルと呼ばれる天才的な回路設計者が存在します。 彼らの設計する回路は芸術的であり、回路設計者の憧れであり目標です。 アナログ・グルの設計した回路は現在でも多くの製品で利用されています。 人工知能のアルゴリズムの一つである機械学習を用いてアナログ集積回路設計者の匠の技を学習することで、 設計者の「勘」を学習し、アナログ・グルが設計するような芸術的な回路を自動設計することを目指しています。 |
| 超低消費電力で動作するDACの研究 |
|---|
| 量子コンピュータは現在の計算機の計算量を凌駕すると期待されている。 量子コンピュータを実現する多くの手法のうち、超伝導量子コンピュータがある。 超伝導を利用するため、量子ビットは希釈冷凍機（10mK）に置かれる。 現在、超伝導量子コンピュータを制御する回路は常温（300K)の場所にあり、長いケーブルを通して量子ビットを制御している。 量子ビットが増えてくるとこのケーブルが増えていき、このケーブルを通して希釈冷凍機に熱が流入してしまう問題が起きる。 そこで、制御回路（集積回路）を量子ビットの近く（4K）に配置して制御することが世界中で研究されている。 4Kに配置した集積回路が発熱すると温度を維持できなくなるので、このような集積回路には低消費電力動作が求められる。 一方超伝導量子コンピュータの制御回路には高性能も求められる。 この低消費電力動作かつ高性能という相反する要求を満たすべく、研究しています。 |
| DACの自動設計の研究 |
| 回路の自動設計には一般的には多くのシミュレーションを実行しなければなりません。 DAC (Digital-to-Analog Converter) は回路規模が大きく、シミュレーションを用いて回路の性能を評価すると非常に時間がかかります。 DAC の自動設計を実現するためには、シミュレーション回数を減らしつつ（サンプル効率を上げつつ）、１回のシミュレーションをいかに高速に終わらせられるかを目指して研究しています。 |